光耦合器的输入端为二极管输入，当二极管的阳极和阴极之间的电流超过阈值电流，二极管开启，这样把信号从一端传输到另一端。光耦的输入电路设计中，一般采用添加限流电阻的方式实现。如果在一些对传输速率要求比较高的场合，还需要加一级推挽电路，增加二极管的驱动电流，解决由于光耦温漂和光衰带来的全温度范围和全生命周期信号传输可靠性问题。

对于数字隔离器而言，通过判断输入端的电压大小来辨别高低电平，只要几十个uA的电流就可以驱动。例如5V的信号，即使串联100K的电阻，有50uA的电流，已经足以让隔离器通过电压判别高低电平。这里判别高低电平的方式一般有两种，一种是TTL电平，一种是CMOS电平。TTL电平可以保证2.0V以上输入为高电平，0.8V以下输入为低电平；CMOS电平可以保证0.7VDD以上输入是高电平，0.3VDD以下输入为低电平。

在输入电路设计中，如果输入的信号是开漏信号，不论是光耦还是数字隔离器都需要添加上拉电阻以提供高电平，上拉电阻和通讯速率相关，速率要求比较高的场合，一般上拉电阻尽量小。差异在于光耦通过判别二极管电流大小判别高低电平，而数字隔离器通过输入信号电压大小判别高低电平。

绝大部分光耦合器输出为开漏输出，需要添加上拉电阻提供高电平。数字隔离器输出为推挽输出，如图1所示。输出电阻为50欧姆左右，因此不需要上拉电阻，如果添加上拉电阻，建议上拉电阻至少在500欧姆以上。例如，上拉电阻为500欧姆，因为隔离器输出电阻在50欧姆左右，因此，隔离器输出低电平大约为0.1VDD左右。

数字隔离器均采用5V标准CMOS工艺制作而成，因此对供电引脚和输入输出端口的电压应力有严格的要求，一般规格书会规定电压尖峰不能超过7V，数字隔离器也会留有一定的裕量，例如荣湃3KV隔离耐压产品VDD过电压应力能力在12V左右，5KV隔离耐压产品VDD过电压应力能力在16V左右。但是在某些极端的系统，由于开关电源不稳定等原因，有可能有超过20V以上的电压尖峰，这样会导致隔离器损坏，因此在这样情况下，需要对芯片供电电路做一些优化。通常的做法是在芯片VDD供电前端串联50-100欧姆电阻，如有必要再在VDD与GND之间并联一个TVS管，如图2所示。

数字隔离器的输入输出端口与供电引脚VDD之间都有二极管，如图3虚线框中的二极管所示，这个二极管的意义是为了提高输入输出端口的ESD能力，如果输入输出端口有高的过电压应力，通过二极管泄放到VDD与GND之间ESD电路中。

应用中需要注意的是，不要让输入输出端口的电压超过供电引脚电压0.5V以上，因为这样输入输出端口可以通过二极管给供电引脚VDD充电，这样供电引脚VDD电压会被抬高，芯片可能会处于不稳定状态。